| Tytuł: | Synteza układów cyfrowych | | | Autor: | praca zbiorowa po redakcją Prof. Tadeusz Łuby | | | ISBN: | 83-206-1494-5 | | | Ilość stron: | 296 | | | Data wydania: | 2003 | | | Oprawa: | Twarda | | | Wydawnictwo: | WKŁ | |
| | Cena: | 38.85zł | |
Przejrzysty wykład z zakresu projektowania układów cyfrowych obejmujący najnowsze zagadnienia syntezy logicznej, syntezę strukturalną, języki specyfikacji sprzętu (AHDL, VHDL) oraz metody projektowania hierarchicznego ze szczególnym uwzględnieniem układów programowalnych PLD/FPGA. Wartość merytoryczną książki podnosi opis zaawansowanych procedur syntezy logicznej (dostępnych nieodpłatnie na stronie www.zpt.tele.pw.edu.pl) wspomagających komercyjne systemy projektowania i umożliwiających skuteczną redukcję zasobów sprzętowych niezbędnych do realizacji układów cyfrowych w strukturach PLD/FPGA. Prof. Tadeusz Łuba, dr Mariusz Rawski, dr Paweł Tamaszewicz i dr Bogdan Zbierzchowski - specjaliści o ogromnym wieloletnim doświadczeniu - są autorami licznych publikacji krajowych i zagranicznych w dziedzinie projektowania układów cyfrowych. Wydawnictwa wyrażają nadzieję, że książka "Synteza układów cyfrowych" adresowana do studentów informatyki, elektroniki i telekomunikacji przyczyni się również do popularyzacji tej błyskawicznie rozwijającej się dziedziny techniki.
Spis treści:
- WSTĘP
1.1. Informacje ogólne
1.2. Programowalne moduły logiczne
1.3. Języki opisu sprzętu i rynek własności intelektualnej
Literatura do rozdz. 1
- UKŁADY LOGICZNE
2.1. Wprowadzenie
2.2. Układy kombinacyjne
2.2.1. Funkcje i wyrażenia boolowskie
2.2.2. Ekspansja
2.2.3. Redukcja argumentów i dekompozycja równoległa
2.2.4. Układy wielopoziomowe
2.2.5. Dekompozycja funkcjonalna
2.2.6. Dekompozycja funkcjonalna metodą rachunku podziałów
2.3. Układy sekwencyjne
2.3.1. Pojęcia podstawowe
2.3.2. Minimalizacja liczby stanów wewnętrznych
2.3.3. Synchroniczne układy sekwencyjne
2.3.4. Synteza układów sekwencyjnych w strukturach FPGA z wbudowanymi blokami pamięci
2.4. Asynchroniczne układy sekwencyjne
Literatura do rozdz. 2
- KOMPUTEROWE SYSTEMY SYNTEZY LOGICZNEJ
3.1. Informacje ogólne
3.2. System ESPRESSO
3.2.1. Opis programu
3.2.2. Standard ESPRESSO zapisu funkcji boolowskich
3.2.3. Przykłady
3.3. System SIS
3.3.1. Wprowadzenie
3.3.2. Sposoby opisu projektu
3.3.3. Metody syntezy i optymalizacji
3.3.4. Przykłady
3.4. System DEMAIN
3.4.1. Wprowadzenie
3.4.2. Program DEMAIN - opis działania
3.4.3. Format plików wynikowych (*.ans)
3.4.4. Konwertery plików ans na inne formaty
3.4.5. Przykłady zastosowania programu DEMAIN
Literatura do rozdz. 3
- UKŁADY CYFROWE
4.1. Informacje podstawowe
4.2. Kody liczbowe
4.3. Bloki funkcjonalne
4.3.1. Wiadomości wstępne
4.3.2. Multipleksery i demultipleksery
4.3.3. Układy arytmetyczne
4.3.4. Rejestry i liczniki
4.3.5. Magistrale
4.3.6. Pamięci
4.4. Parametry bloków funkcjonalnych
4.5. Synteza strukturalna
4.6. Przykład syntezy - konwerter BIN2BCD
4.7. Układy mikroprogramowane
Literatura do rozdz. 4
- JĘZYKI OPISU SPRZĘTU
5.1. Informacje ogólne
5.2. Język AHDL
5.2.1. Struktura projektu w AHDL
5.2.2. Podstawowe reguły i konstrukcje języka AHDL
5.2.3. Zasady specyfikacji w języku AHDL
5.2.4. Hierarchiczne projekty strukturalne
5.3. Język VHDL
5.3.1. Informacje ogólne
5.3.2. Obiekty i typy danych
5.3.3. Pakiety i biblioteki
5.3.4. Instrukcje języka VHDL
5.3.5. Modelowanie na poziomie strukturalnym
Literatura do rozdz. 5
- KOMPUTEROWE PROJEKTOWANIE UKŁADÓW CYFROWYCH
6.1. Informacje ogólne
6.2. Konwerter BIN2BCD
6.2.1. Struktura konwertera
6.2.2. Opis i realizacja w języku AHDL
6.2.3. Specyfikacja i realizacja konwertera w języku VHDL
6.2.4. Synteza konwertera z zastosowaniem programu DEMAIN
6.3. Zamek cyfrowy
6.3.1. Sformułowanie zadania
6.3.2. Moduł kontrolera klawiatury
6.3.3. Moduł wykrywania sekwencji
6.3.4. Układ czasowy
6.3.5. Łączenie modułów składowych
6.3.6. Wykorzystanie zaawansowanych algorytmów syntezy logicznej
6.3.7. Wykorzystanie specyficznych zasobów struktur programowalnych
6.4. Filtr cyfrowy o skończonej odpowiedzi impulsowej
6.4.1. Informacje wstępne
6.4.2. Programowalny filtr FIR
6.4.3. Filtr FIR o stałych współczynnikach
6.4.4. Filtr FIR o strukturze odwróconej
6.5. Algorytm kryptograficzny DES
6.5.1. Informacje ogólne
6.5.2. Blok permutacji początkowej IP
6.5.3. Blok permutacji końcowej IP-I
6.5.4. Blok permutacji rozszerzającej E
6.5.5. Implementacja bloków selekcji S-box
6.5.6. Blok permutacji P
6.5.7. Implementacja rundy algorytmu DES
6.5.8. Implementacja ścieżki przepływu danych algorytmu DES
6.5.9. Synteza skrzynek S-box za pomocą programu DEMAIN 6.5.10. Realizacja całości algorytmów DES
6.6. Rola i znaczenie systemu DEMAIN w projektowaniu układów cyfrowych
|
